Практика SystemVerilog

Школа синтеза цифровых схем

При партнерстве

YADRO

2026

Форма обратной связи



- Авторы (разработчики материала) лекции –
Кусков Михаил Викторович и Чиркова Анастасия Алексеевна.
- Использование материалов и записи лекции и/или
их частей без предварительного согласия не допускается.
- По вопросам использования материалов и записи лекции
в коммерческих целях необходимо направить обращение в ООО «КНС ГРУПП» (YADRO) по адресу электронной почты synthesis@yadro.com.
- По вопросам некоммерческого использования материалов и записи лекции обращение может быть направлено в ООО «КНС ГРУПП» (YADRO) по адресу электронной почты synthesis@yadro.com,
либо на адреса электронной почты автора Кускова М.В.
m.kuskov@innopolis.university и Чирковой А.А. shvets05nst@gmail.com.
Такое обращение обязательно должно содержать
описание цели использования.



Чиркова Анастасия

Студентка 4 курса бакалавриата МИЭТ, направления «Информатика и вычислительная техника»


Выпускница школы синтеза цифровых схем 2025–2026

КЛОНИРОВАНИЕ РЕПОЗИТОРИЯ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

1) Перейдите по ссылке


2) Скачайте репозиторий



Или склонируйте репозиторий с помощью команды:
git clone https://github.com/Chirkovanst/SystemVerilog-practice.git

МУЛЬТИПЛЕКСОР

школа синтеза цифровых схем



Школа синтеза цифровых схем

МУЛЬТИПЛЕКСОР


школа синтеза цифровых схем

Определение

Мультиплексор – это комбинационное устройство с:


- 2^n информационными входами
- n адресными входами
- одним выходом Y

Мультиплексор перенаправляет сигнал с выбранного информационного входа на выход в соответствии с двоичным кодом на адресных входах




КАК РАБОТАЕТ МУЛЬТИПЛЕКСОР?

школа синтеза цифровых схем



SEL	IN0	IN1	OUT
0	0	X	0
0	1	X	1
1	X	0	0
1	X	1	1



ОПИСАНИЕ МУЛЬТИПЛЕКСОРА НА SYSTEMVERILOG

школа синтеза цифровых схем

hello_world.sv

hello_world.sv

```
1    Live coding
2
3
4
5
6
7
```


Школа синтеза цифровых схем

ЗАДАНИЕ 1

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


Задание

Опишите мультиплексор 4 в 1 на SystemVerilog одним из рассмотренных ранее способов




ФАЙЛЫ С ЗАДАНИЕМ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



./simulation.bash



ВОЗМОЖНЫЙ ВАРИАНТ ВЫПОЛНЕНИЯ ЗАДАНИЯ 1

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

multiplexer_4_1.sv M


first_part > multiplexer > multiplexer_4_1.sv > multiplexer_4_1

```
1   module multiplexer_4_1 (
2       input  logic       IN0, IN1, IN2, IN3,
3       input  logic [1:0] SEL,
4
5       output logic       OUT
6
7   );
8
9       always_comb begin
10          case (SEL)
11          2'b00:    OUT = IN0;
12          2'b01:    OUT = IN1;
13          2'b10:    OUT = IN2;
14          2'b11:    OUT = IN3;
15          endcase
16      end
17
18  endmodule
```


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

СПОСОБОВ ОПИСАНИЯ МУЛЬТИПЛЕКСОРА МНОГО, КАКОЙ ВЫБРАТЬ?

If-else



case




ШИФРАТОР

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Определение

Шифратор – комбинационное логическое устройство, которое преобразует позиционный входной код в двоичный, троичный или k-ичный код на выходе




УНАРНОЕ КОДИРОВАНИЕ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

```
always_comb begin
    case(X)
    16'b0000_0000_0000_0001: Y = 4'b0000;
    16'b0000_0000_0000_0010: Y = 4'b0001;
    16'b0000_0000_0000_0100: Y = 4'b0010;
    16'b0000_0000_0000_1000: Y = 4'b0011;
    16'b0000_0000_0001_0000: Y = 4'b0100;
    16'b0000_0000_0010_0000: Y = 4'b0101;
    16'b0000_0000_0100_0000: Y = 4'b0110;
    16'b0000_0000_1000_0000: Y = 4'b0111;
    16'b0000_0001_0000_0000: Y = 4'b1000;
    16'b0000_0010_0000_0000: Y = 4'b1001;
    16'b0000_0100_0000_0000: Y = 4'b1010;
    16'b0000_1000_0000_0000: Y = 4'b1011;
    16'b0001_0000_0000_0000: Y = 4'b1100;
    16'b0010_0000_0000_0000: Y = 4'b1101;
    16'b0100_0000_0000_0000: Y = 4'b1110;
    16'b1000_0000_0000_0000: Y = 4'b1111;
    default:                 Y = 4'b0000;

    endcase
```




ЧТО ПРОИСХОДИТ ВНУТРИ ПЛИС?

школа синтеза цифровых схем

SW[0] в неактивном состоянии

При переключении свитча SW0 в нижнее положение его контакт соединяется с шиной земли GND. Через резистор R18 на пин ПЛИС поступает напряжение 0 вольт. Микросхема считывает этот сигнал как логический ноль, определяя, что переключатель выключен




ЧТО ПРОИСХОДИТ ВНУТРИ ПЛИС?

школа синтеза цифровых схем

SW[0] в активном состоянии

При переключении свитча SW0 в активное состояние его контакт соединяется с шиной питания VCC3V3. Через резистор R18 на пин ПЛИС поступает напряжение 3.3 вольта. Микросхема считывает этот сигнал как логическую единицу, определяя, что переключатель включен



ОПИСАНИЕ ШИФРАТОРА НА SYSTEMVERILOG

школа синтеза цифровых схем

hello_world.sv

hello_world.sv

```
1    Live coding
2
3
4
5
6
7
```

Школа синтеза цифровых схем

ОПИСАНИЕ ШИФРАТОРА НА ВЕНТИЛЯХ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

$0 = 0000$
$1 = 0001$
$2 = 0010$
$3 = 0011$
$4 = 0100$
$5 = 0101$
$6 = 0110$
$7 = 0111$
$8 = 1000$
$9 = 1001$
$10 = 1010$
$11 = 1011$
$12 = 1100$
$13 = 1101$
$14 = 1110$
$15 = 1111$


$$Y_0 = X_1 + X_3 + X_5 + X_7 + X_9 + X_{11} + X_{13} + X_{15}$$

$$Y_1 = X_2 + X_3 + X_6 + X_7 + X_{10} + X_{11} + X_{14} + X_{15}$$

$$Y_2 = X_4 + X_5 + X_6 + X_7 + X_{12} + X_{13} + X_{14} + X_{15}$$

$$Y_3 = X_8 + X_9 + X_{10} + X_{11} + X_{12} + X_{13} + X_{14} + X_{15}$$

1	0	0	0
Старший разряд	...	...	Младший разряд




ЗАДАНИЕ 2

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


Задание

Опишите схему шифратора при помощи логических вентилей



Школа синтеза цифровых схем

ФАЙЛЫ С ЗАДАНИЕМ



./simulation.bash

```
$ ./simulation.bash
Select a testbench to run:
1) encoder_task_tb.sv
2) encoder_tb.sv
#?
```

ВОЗМОЖНЫЙ ВАРИАНТ ВЫПОЛНЕНИЯ ЗАДАНИЯ 2

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

encoder_task.sv M

first_part > encoder_decoder > encoder_task.sv > encoder_task

```
1   module encoder_task(
2       input  logic [15:0]  X,
3       output logic [3:0]   Y
4   );
5
6       assign Y[0] = X[1] | X[3] | X[5] | X[7] | X[9] | X[11] | X[13] | X[15];
7       assign Y[1] = X[2] | X[3] | X[6] | X[7] | X[10] | X[11] | X[14] | X[15];
8       assign Y[2] = X[4] | X[5] | X[6] | X[7] | X[12] | X[13] | X[14] | X[15];
9       assign Y[3] = X[8] | X[9] | X[10] | X[11] | X[12] | X[13] | X[14] | X[15];
10
11  endmodule
```

НЕМНОГО ПРО DEFAULT. В КАКИХ СЛУЧАЯХ ЕГО НЕОБХОДИМО ИСПОЛЬЗОВАТЬ?

Всего возможно $2^1=2$ варианта.


Все они рассмотрены, default не нужен, защелка не синтезируется

```
module multiplexer_2_1_case (
    input  logic IN0,
    input  logic IN1,
    input  logic SEL,

    output logic OUT
);

    always_comb begin
        case(SEL)
        0:       OUT = IN0;
        1:       OUT = IN1;
        endcase
    end

endmodule
```



НЕМНОГО ПРО DEFAULT. В КАКИХ СЛУЧАЯХ ЕГО НЕОБХОДИМО ИСПОЛЬЗОВАТЬ?


ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

```
module encoder (
    input  logic [15:0] X,
    output logic [3:0]  Y
);


    always_comb begin
        case(X)
        16'b0000_0000_0000_0001: Y = 4'b0000;
        16'b0000_0000_0000_0010: Y = 4'b0001;
        16'b0000_0000_0000_0100: Y = 4'b0010;
        16'b0000_0000_0000_1000: Y = 4'b0011;
        16'b0000_0000_0001_0000: Y = 4'b0100;
        16'b0000_0000_0010_0000: Y = 4'b0101;
        16'b0000_0000_0100_0000: Y = 4'b0110;
        16'b0000_0000_1000_0000: Y = 4'b0111;
        16'b0000_0001_0000_0000: Y = 4'b1000;
        16'b0000_0010_0000_0000: Y = 4'b1001;
        16'b0000_0100_0000_0000: Y = 4'b1010;
        16'b0000_1000_0000_0000: Y = 4'b1011;
        16'b0001_0000_0000_0000: Y = 4'b1100;
        16'b0010_0000_0000_0000: Y = 4'b1101;
        16'b0100_0000_0000_0000: Y = 4'b1110;
        16'b1000_0000_0000_0000: Y = 4'b1111;
        default:                 Y = 4'b0000;

        endcase
    end
endmodule
```

Без default



С default



ВСПОМНИМ СЛОЖЕНИЕ В СТОЛБИК

$$\begin{array}{r} {\scriptstyle 1} \\ 25 \\ +\ 36 \\ \hline 61 \end{array}$$

ВСПОМНИМ СЛОЖЕНИЕ В СТОЛБИК


```
   1
  064
+ 081
-----
  145
```

ВСПОМНИМ СЛОЖЕНИЕ В СТОЛБИК

$$\begin{array}{r} 10_2 \\ + \quad 01_2 \\ \hline 11_2 \end{array}$$

ВСПОМНИМ СЛОЖЕНИЕ В СТОЛБИК

$$
\begin{array}{rr}
 & 1\ 1 \\
 & 011_2 \\
+ & 001_2 \\
\hline
 & 100_2
\end{array}
$$

ВСПОМНИМ СЛОЖЕНИЕ В СТОЛБИК

1 1

011_2

\+ 001_2

100_2

XOR

X	Y	X⊕Y
0	0	0
0	1	1
1	0	1
1	1	0

AND

X	Y	X&Y
0	0	0
0	1	0
1	0	0
1	1	1

НЕПОЛНЫЙ СУММАТОР

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


Определение

Неполный сумматор — логическая схема, имеющая два входа и два выхода. Позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа.

Вход A	Вход B	Перенос C	Сумма S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$S = A \oplus B$$

$$C = A \,\&\, B$$



ОПИСАНИЕ НЕПОЛНОГО СУММАТОРА НА SYSTEMVERILOG

школа синтеза цифровых схем

hello_world.sv

hello_world.sv

```
1   Live coding
2
3
4
5
6
7
```

Школа синтеза цифровых схем

А ЧТО ДЕЛАТЬ, ЕСЛИ ПРИ СЛОЖЕНИИ К НАМ ПРИХОДИТ ПЕРЕНОС ИЗ ДРУГОГО РАЗРЯДА?

```
  1
 78
+96
----
174
```

Школа синтеза цифровых схем


ПОЛНЫЙ СУММАТОР

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Вход A	Вход B	Входной перенос C_{in}	Сумма S	Перенос C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = A \oplus B \oplus C_{in}$$

$$C_{out} = (A \,\&\, B) \mid (A \,\&\, C_{in}) \mid (B \,\&\, C_{in})$$




ЗАДАНИЕ 3

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ

Задание


Опишите на SystemVerilog схему полного однобитного сумматора




Школа синтеза цифровых схем

ФАЙЛЫ С ЗАДАНИЕМ

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ



./simulation.bash



ВОЗМОЖНЫЙ ВАРИАНТ ВЫПОЛНЕНИЯ ЗАДАНИЯ 3

ШКОЛА СИНТЕЗА ЦИФРОВЫХ СХЕМ


full_adder.sv M

second_part > adder > full_adder.sv > full_adder

```
1   module full_adder(
2       input  logic A,
3       input  logic B,
4       input  logic Cin,
5
6       output logic S,
7       output logic Cout
8   );
9
10      assign S    = A ^ B ^ Cin;
11      assign Cout = (A & B) | (A & Cin) | (B & Cin);
12
13  endmodule
```

школа синтеза цифровых схем

А КАК СДЕЛАТЬ ВОСЬМИБИТНЫЙ СУММАТОР? ПОГОВОРИМ ОБ ИНСТАНЦИРОВАНИИ МОДУЛЕЙ



Школа синтеза цифровых схем

школа синтеза цифровых схем

А КАК СДЕЛАТЬ ВОСЬМИБИТНЫЙ СУММАТОР? ПОГОВОРИМ ОБ ИНСТАНЦИРОВАНИИ МОДУЛЕЙ

hello_world.sv

hello_world.sv

```
1   Live coding
2
3
4
5
6
7
```

Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем

Разобрали 3 примера
описания мультиплексора
(if-else, case, тернарный оператор)



Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем

Разобрали 3 примера
описания мультиплексора
(if-else, case, тернарный оператор).
Обсудили, какой вариант
и когда лучше использовать



Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем

Разобрали 3 примера описания мультиплексора (if-else, case, тернарный оператор). Обсудили, какой вариант и когда лучше использовать



Реализовали Мультиплексор 4 в 1



Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем


Разобрали 3 примера описания мультиплексора (if-else, case, тернарный оператор). Обсудили, какой вариант и когда лучше использовать



Реализовали Мультиплексор 4 в 1



Описали схему шифратора



Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем


Разобрали 3 примера описания мультиплексора (if-else, case, тернарный оператор). Обсудили, какой вариант и когда лучше использовать



Реализовали Мультиплексор 4 в 1



Описали схему шифратора. Поговорили про унарное кодирование и ветку default в case



Школа синтеза цифровых схем

О ЧЁМ БЫЛ СЕГОДНЯШНИЙ СЕМИНАР?

школа синтеза цифровых схем


Разобрали 3 примера описания мультиплексора (if-else, case, тернарный оператор). Обсудили, какой вариант и когда лучше использовать




Реализовали Мультиплексор 4 в 1



Описали схему шифратора. Поговорили про унарное кодирование и ветку default в case



Реализовали сумматор



Школа синтеза цифровых схем

Индивидуальное задание

школа синтеза цифровых схем

Задание:

Дополнить описание умножителя 4x4

$$
\begin{array}{cccccccc}
 & & & & A_3 & A_2 & A_1 & A_0 \\
\times & & & & B_3 & B_2 & B_1 & B_0 \\
\hline
 & & & & A_3B_0 & A_2B_0 & A_1B_0 & A_0B_0 \\
 & & & A_3B_1 & A_2B_1 & A_1B_1 & A_0B_1 & \\
 & & A_3B_2 & A_2B_2 & A_1B_2 & A_0B_2 & & \\
+ & A_3B_3 & A_2B_3 & A_1B_3 & A_0B_3 & & & \\
\hline
P_7 & P_6 & P_5 & P_4 & P_3 & P_2 & P_1 & P_0
\end{array}
$$